15:26 EDT – några minuter tills synopsys keynote börjar
15:28 EDT – Dagens huvudtalare är VD Aart de Geus om maskininlärning i EDA-verktyg
15:28 EDT – Här är en förhandstitt
15:28 EDT – https://www.anandtech.com/show/16784/using-ai-to-build-processors-google-was-just-the-start-says-synopsys
15:32 EDT – “Om du känner till chips, vet du Synopsys”
15:33 EDT – I centrum för varje framsteg i EDA sedan dess
15:33 EDT – Undergrad i Schweiz
15:34 EDT – Att kunna se världen i olika perspektiv
15:34 EDT – Hot Chips är där du hittar de bästa arkitekterna
15:35 EDT – Nya SysMoore-eran
15:35 EDT – Uppdraget för de kommande 20 åren – att bygga intelligens
15:35 EDT – Arkitektering av smarta enheter
15:35 EDT – Smart drive impactg
15:36 EDT – Smart allt
15:36 EDT – Idéer och ingenjörskonst – tejp och WD40
15:37 EDT – Inverkan av tryckpress – 20 miljoner böcker efter att tryckt press ‘återupptäckts’
15:38 EDT – Programvara och kisel
15:39 EDT – Lägg till termiska effekter
03:39 PM EDT – Lösning av systemproblem, säkerhet, kisellivscykel, funktionalitet
15:39 EDT – balanserar alla krav
03:39 PM EDT – Tillämpa visionen med valmöjligheter i mitten
15:39 EDT – Tekonomi
15:40 EDT – ML-algoritmer måste beräknas i tid
03:40 PM EDT – Tillväxt i mängden data
15:40 EDT – “Kan vi göra den där AI-grejen”
03:41 PM EDT – Data som genereras av människor är minimala
15:41 EDT – jämför vad som genereras av maskiner
03:42 PM EDT – Använda AI för att bli mer effektiv med systemförfrågningar och krav
15:42 EDT – Systemisk komplexitet vs exponentiell ambition = Sysmoore
15:43 EDT – Systemisk komplexitet vs skalkomplexitet – vi har löst skalkomplexitet
15:44 EDT – ersätter nej eftersom med ja om
15:44 EDT – Moores lag betyder inte alltid mindre enheter
15:45 EDT – Angrsrom har ordet Angst i sig!
15:45 EDT – Ett boosterpaket till Moores lag
15:45 EDT – System of Chips
03:45 PM EDT – AI driver ett omtänkande inom arkitekturer
15:45 EDT – Funktion och form
15:46 EDT – Formen måste följa funktionen
15:48 EDT – Ledsen att animationerna här fortsätter att skriva över varandra
15:48 EDT – Pratar om arkitektur och utveckling
15:49 EDT – block vs konstruktion vs tid – allt om nästa nivå av abstraktion
15:49 EDT – Abstraktionsnivåer
15:51 EDT – Nu är det dags för EDA
15:51 EDT – IP-återanvändning
15:51 EDT – Integrering av ML i EDA
15:52 EDT – Nu för kretssimulering
15:54 EDT – Utvecklar AI för EDA
03:54 PM EDT – Använder AI för att göra mer
03:54 PM EDT – AI möjliggör bättre automatisering – EDA har redan massor av automation
03:54 PM EDT – Aktiverad IP-återanvändning
15:55 EDT – tittar på hårdvara på latens och kommunikationskapacitet
15:55 EDT – 4nm i produktion idag
15:56 EDT – Fusionskompilator – 500 fall
15:56 EDT – Alla Synopsys-verktyg har någon form av maskininlärning
15:57 EDT – Kan du aktivera ML på designflöde
03:57 PM EDT – Använder du aktivera autonom design? JA
15:58 EDT – Men det blir svårare med AI
03:58 PM EDT – Flytta form vinna/förlust till bättre/sämre
16:00 EDT – Design Space Optimization, inte bara utforskning
16:00 EDT – använder allt de har lärt sig tidigare
16:00 EDT – resultat från riktiga mönster
16:00 EDT – Det här är den 19 december
04:01 PM EDT – Bästa resultatet är långt över alla mänskliga design
16:01 EDT – Testade 10-100 gånger mer än ett mänskligt designteam
16:02 EDT – Det här är otränat
04:02 PM EDT – Använder en tränad version
04:03 PM EDT – Här är ett annat exempel på ett kundresultat
16:04 EDT – Ensam ingenjör vs ett team
04:04 PM EDT – Ett tredje exempel
16:05 EDT – Lär dig av slutresultaten
16:07 EDT – Free t-shirt på QR-koden
16:07 EDT – med diagrammet i
16:07 EDT – Använder DSO.ai på mikroarkitekturnivå
04:08 PM EDT – Kan du få AI att göra microarch-justeringar?
16:08 EDT – Arkitektursökningar
16:08 EDT – med celler
16:09 EDT – Använder AI för att optimera för en mjukvarubelastning
04:10 PM EDT – Mjukvarudesign kan blåsa ut en fysisk design, t.ex. dynamiska effekttoppar
04:11 PM EDT – SW power emulatorer
04:11PM EDT – Simulera miljontals cykler av mjukvara på en design
04:12 PM EDT – Analysera mjukvarukraftshotspots
04:12 PM EDT – Använda AI för att optimera för termiska problem, växling eller fel
16:13 EDT – Allt i kedjan spelar roll
16:14 EDT – 25 % bättre effekt genom simulering av mjukvarubelastning
04:14 PM EDT – optimering i design genom att analysera programvara
16:16 EDT – Nu går vi tillbaka till byggnader
16:17 EDT – Skönhet i chipdesign
16:18 EDT – Förstå vad man ska rätta till för att göra något
16:18 EDT – allt om tillit och lagarbete
16:19 EDT – Använder EDA för att utveckla chips för att köra bättre EDA-verktyg för att designa bättre chips
16:19 EDT – En av de bästa chipsen Aart någonsin har sett
16:20 EDT – Stora ingenjörer är fantastiska artister
16:20 EDT – “Var katalysatorer för det omöjliga”
16:21 EDT – Frågestund
04:24 PM EDT – F: Kan ML hjälpa till med Spec-efterlevnad med IP-block? A: Ja, det beror på modellen. Täckningen är en funktion av hur många fel du kan upptäcka. känna till dina teststrukturer, lär dig av mönster till hur du stimulerar dina enheter. Skärningspunkten mellan verifiering och optimering
16:24 EDT – F: Hur lång tid tar det för DSO att konvergera/resurser behövs i exemplen? S: Det är en funktion av storleken på komplexiteten. 20 kärnor gick från dagar till en vecka
16:25 EDT – F: Vad behöver DSO genom inmatning? S: RTL, fokusområden, varje variabel du behöver
16:27 EDT – F: Kommer begränsningar att bli förslag? A: Ja i den riktningen – du kommer att lära dig var du kan lita på där att göra något mindre fixat kommer att sluta med ett bättre resultat.
16:28 EDT – F: Vilka ML-verktyg använde Synopsys. A: Hemlig sås!
16:30 EDT – F: Behöver vi nya beskrivningsspråk förutom RTL? A: Ja, men du är proffset! Närhelst du kan optimera de lägre stegen, flyttar det dig uppåt i stacken är arkitekten – i kan du berika språket på tillvalet, så här kommer du aldrig att vara nöjd men du kommer att göra det bättre
16:32 EDT – Det är en wrap
