Hot Chips 2020 Live-blogg: IBMs POWER10-processor på Samsung 7nm (10:00 PT)

01:08 EDT – Time for Power10! Bill Starke och Brian Thompto

01:09 EDT – Bill är chefarkitekt för POWER10

01:09 EDT – Brian är chefsarkitekt

01:09 EDT – Power roadmap – power handlar om företaget

01:09 EDT – Det är byggstenen för världens mest kraftfulla superdatorer

13:10 EDT – Finansiella system, kommersiella, hälso- och sjukvård, regeringar

13:10 EDT – Power10 är smartare för alla

13:10 EDT – Första hårdvaran tillbaka i varven

13:10 EDT – På väg att leverera system om 12 månader

01:10 EDT – Nya förmågor, grundläggande omarkitektur för energieffektivitet

13:10 EDT – mognat AI-landskap

01:11 EDT – AI-acceleration i processorkärnan

01:11 EDT – Integrering i företagets arbetsflöden

01:11 EDT – 18B transistorer på Samsung 7nm, 602B transistorer

01:11 EDT – Två versioner av kärnan: SMT4 och SMT8. Detta chip är SMT8-versionen

01:12 EDT – 16 fysiska kärnor, men 15 aktiveras. Förbättrar avkastningsekonomin

01:12 EDT – PHY med hög bandbredd, OMI och PowerAXON och PCIe G5

01:12 EDT – Två förpackningsalternativ: Enstaka och dubbla chipmoduler

01:12 EDT – SCM möjliggör 16-uttag, DCM är 4-uttag

01:12 EDT – Dual chip-modul är två 602 mm2 chips i ett paket

13:13 EDT – 16-uttag för stora järnsystem

01:13 EDT – PowerAXON och OMI stöder 1 TB / sek vardera

13:13 EDT – 150 mikron stötar

01:13 EDT – optimerad placering för förpackningar

01:14 EDT – PowerAXON är för chip-till-chip-anslutning

01:14 EDT – Flera nya skalningsfunktioner

01:14 EDT – OMI är OpenCAPI-minnesgränssnitt

01:14 EDT – Barnbarn till Centaur-minne

01:15 EDT – Tech agnostic – stöder alla medier med OMI-buffert

01:15 EDT – Stöder DDR4 med 410 GB / sek bandbredd per Power10 CPU

01:15 EDT – Stöder DDR5 när DDR5 är redo – inget nytt system, behöver bara ett nytt OMI-buffertchip

13:15 EDT – Stöder också GDDR i upp till 800 GB / sek

01:16 EDT – Stöder också minne på lagringsklass upp till 2 TB

01:16 EDT – PowerAXON stöder SCM eller ASIC / FPGA med direktkoppling

01:17 EDT – Memory Inception kommer till Power10 – få åtkomst till minne från valfritt uttag i klustret

01:17 EDT – Full maskinvarubelastning / lagringsåtkomst till annat serverminne

01:17 PM EDT – Endast + 150ns jämfört med åtkomst till långt minne inom samma server

01:18 EDT – Stöder upp till 2 PB minne

01:18 EDT – Anslut flera 16-uttagssystem med Memory Inception

01:18 EDT – Eller servrar utan minneslån från en stor server

01:19 EDT – Personsökningstabeller som routingtabeller

01:19 EDT – Robust virtuell kanalhantering

01:19 PM EDT – Tillåter 1000-tal noder att komma åt minne i hela systemet

01:19 EDT – Sammanställning av minnesresurs på podnivå med extra växel

01:19 EDT – Minnesuppdelning blir verklighet.

01:19 EDT – Även 64 banor med PCIe G5

01:20 EDT – 2.2-4.4x sockelprestanda jämfört med Power9

01:20 EDT – * 602mm2, korrigering från tidigare

01:21 EDT – Upp till 8 trådar per kärna

01:21 EDT – + 30% genomsnittlig perf mot POWER9, + 20% i ST

01:21 EDT – 2,6x perf / watt förbättring

01:21 EDT – DCM är effektivare

01:22 EDT – I SMT8-läge, 15 kärnor per chip. I SMT4-läge, 30 kärnor per chip

01:22 EDT – Core är modulärt

01:22 EDT – Containerbaserat stackstöd över PowerVM hypervisor

01:23 EDT – Högpresterande kapslade hypervisorer med förbättrad säkerhet

01:23 EDT – Power ISA 3.1

01:23 EDT – 64-bitars prefixinstruktioner i en RISC-vänlig borta

01:23 EDT – Nytt op-kodutrymme för instruktionsinstruktion

01:24 EDT – Optimeringar för minnesnivåer

01:24 EDT – Säkerhet och isolering

01:24 EDT – Crypto perf för framtida algoritmer accelererade redan

01:24 EDT – Säkra behållare som stöds i hårdvaru- och virtualiseringslager

01:24 EDT – Full minneskryptering

01:25 EDT – Aktiv hantering för förbättrad prestanda och undviker sidokanal

01:25 EDT – Här är ett kärndiagram – det här är en halv SMT8-kärna

01:25 EDT – Varje SMT4-segment kan göra 2x512b och 4x128b per cykel

01:26 EDT – 4x i blandad matematikacceleration

01:26 EDT – 1,5x L1-cache, 4x L2, 4x TLB

01:26 EDT – 1000 instruktioner i flygning per SMT8-kärna

01:26 EDT – L2 är 13,5 cykel

01:26 EDT – L2 är 13,5 cykel

01:26 EDT – L3 är 27,5 cykel

01:26 EDT – Nya taggförutsägare

01:26 EDT – Körningen av filialen har förbättrats

01:27 EDT – Nya instruktionsfusionsmöjligheter

01:27 EDT – Eliminerar beroenden

01:27 EDT – Säkringsinstruktioner i följd / lagring, dubbel bred belastning / lagra kroppsvikt

01:27 EDT – Förbättrad klockgång

01:27 EDT – varje designelement designades om för prestanda och effektivitet

01:28 EDT – Omformade större strukturer som köer

01:28 EDT – 1,3x perf vid 0,5x effekt mot Power9

01:28 EDT – = 2,6x perf / watt totalt på kärnnivån

01:28 EDT – 3x perf / watt vid uttagsnivå

01:29 EDT – Också förbättrad minnesbandbredd

01:29 EDT – 2x byte från alla källor: L1, L2, L3, OMI