För knappt fyra år sedan tillkännagav Arm sin Neoverse-familj av infrastruktur-CPU-designer. Genom att bestämma sig för att fördubbla server- och edge-datormarknaderna genom att designa Arm CPU-kärnor specifikt för dessa marknader – och inte bara återvinna de konsumentfokuserade Cortex-A-designerna – började Arm ta itu med infrastrukturmarknaden på ett mycket mer aggressivt sätt. Dessa ansträngningar har i sin tur i allt högre grad lönat sig för Arm och dess partners, som tack vare produkter som Amazons Graviton och Ampere Altra-processorer äntligen har kunnat ta en meningsfull del av server-CPU-marknaden.
Men eftersom Arm-processorer äntligen når den marknadspenetration som gäckade dem under det föregående decenniet, måste Arm se till att den inte vilar på lagrarna. Av företagets tre linjer av Neoverse-kärndesigner – det effektiva E, flexibla N och högpresterande V – är företaget redan på sin andra generation av N-kärnor, passande kallat N2. Nu förbereder företaget för att uppdatera resten av Neoverse-serien med nästa generations V- och E-kärnor också, och tillkännager idag Neoverse V2- och Neoverse E2-kärnorna. Båda dessa konstruktioner är tänkta att ge Armv9-arkitekturen till HPC och andra serverkunder, såväl som betydande prestandaförbättringar.
Arm Neoverse V2: Armv9 pryder högpresterande datoranvändning
Ledande för Arms nya CPU core IP är företagets andra generationens V-seriedesign, Neoverse V2. Den kompletta V2-plattformen, med kodnamnet Demeter, markerar Arms första iteration av deras högpresterande kärnor i V-serien, såväl som övergången av denna kärnserie från Armv8.4 ISA till Armv9. Och även om detta bara är Arms andra försök med en dedikerad högpresterande kärna för servrar, gör inga misstag: Arm strävar efter att vara ambitiös. Företaget hävdar att Neoverse V2-processorer kommer att erbjuda den högsta enkeltrådade heltalsprestanda som finns på marknaden, vilket överskuggar nästa generations design från både AMD och Intel.
Även om den här veckans tillkännagivande från Arm inte är en fullständig djupdykning av den nya arkitekturen – och, mer irriterande, företaget inte pratar om specifika PPA-mått – erbjuder Arm en överblick över några av förändringarna och funktionerna på hög nivå. som kommer med V2-plattformen. För att vara säker, är V2 IP redan färdig och skickas till kunder idag (främst NVIDIA), men Arm leker till viss del med vad de säger om V2 innan de första chipsen baserade på IP-skeppet 2023.
Först och främst tar bumpen till Armv9 med sig hela svit av funktioner som kommer med den senaste Arm-arkitekturen. Det inkluderar säkerhetsförbättringarna som är en hörnstensfunktion i arkitekturen (och särskilt praktiskt för molndelade miljöer) tillsammans med Arms nyare SVE2 vektortillägg.
På det senare gör Arm en intressant förändring här genom att konfigurera om bredden på deras vektormotorer; medan V1 implementerade SVE(1) med en 2-pipeline 256-bitars SIMD, flyttar V2 till 4 pipes med 128-bitars SIMD. Nettoresultatet är att den kumulativa SIMD-bredden för V2 inte är bredare än V1, men exekveringsflödet har ändrats för att behandla ett större antal mindre vektorer parallellt. Denna förändring gör SIMD-pipelinebredden identisk med Arms Cortex-delar (som alla är 128-bitars, minimistorleken för SVE2), men det betyder att Arm inte längre drar full nytta av den skalbara delen av SVE genom att använda större SIMD:er. Jag förväntar mig att vi kommer att ta reda på varför Arm tar den här vägen när de gör en fullständig V2-djupdykning, eftersom jag är nyfiken på om detta rent är ett effektivitetsspel eller något som liknar homogenisering av design över Arm-ekosystemet.
Tidigare är det troligt värt att notera att även om Arms presentationsbilder lägger ner bfloat16 och int8 matmul som funktioner, är dessa inte nya funktioner. Ändå lovar Arm att V2:s SIMD-behandling kommer att ge effektivitetsförbättringar i mikroarkitekturen jämfört med V1.
Mer allmänt kommer V2 också att introducera större L2-cachestorlekar. V2-designen stöder upp till 2MB privat L2-cache per kärna, dubbelt så stor som V1. V2 kommer också att introducera ytterligare förbättringar av Arms heltalsbearbetningsprestanda, även om företaget inte går in på ytterligare detaljer i nuläget. Ur en arkitektonisk synvinkel lånade V1 en hel del från Cortex-X1 CPU-designen, och det skulle inte vara alltför förvånande om det återigen var fallet för V2, med lån från X2. I så fall bör konsumentmarker som Snapdragon 8 Gen1 och Dimensity 9000 ge en lös referens om vad som kan förväntas.
För Demeter-plattformen kommer Arm att återanvända deras CMN-700 meshtyg, som först introducerades för V1-generationen. CMN-700 är fortfarande en modern mesh-design med stöd för upp till 144 noder i en 12×12-konfiguration, och är lämplig för gränssnitt med DDR5-minne samt PCIe 5/CXL 2 för I/O. Som ett resultat kommer V2 strikt sett inte att tillföra något nytt på tygnivå – även 512 MB SLC skulle kunna göras med en V1 + CMN-700-installation – men det betyder att CMN-700 mesh och dess funktioner är nu en baslinje som går framåt med V2.
Neoverse V2-kärnan kommer i sin tur att bli hörnstenen i den kommande generationen av högpresterande Arm-server-CPU:er. De facto flaggskeppet här kommer att vara NVIDIAs Grace CPU, som kommer att vara en av de första (om inte den första) V2-designen som levereras 2023. NVIDIA hade tidigare meddelat att Grace skulle baseras på en Neoverse-design, så veckans tillkännagivande från Arm bekräftar slutligen den långvariga misstanken att Grace skulle vara baserad på nästa generations Neoverse V-kärna.
NVIDIA å sin sida har sitt höstens GTC-evenemang planerat att äga rum om bara några dagar. Så det är troligt att vi kommer att höra lite mer om Grace och dess Neoverse V2-underlag när NVIDIA försöker marknadsföra chippet inför lanseringen nästa år.
Neoverse E2: Cortex-A510 för användning med N2
Vid sidan av meddelandet om Neoverse V2, använder Arm också veckans genomgång för att tillkännage Neoverse E2-plattformen. Till skillnad från V2-avslöjandet är detta ett meddelande i mycket mindre skala, och Arm erbjuder bara en handfull tekniska detaljer. I slutändan kommer E2:s dag i solen att komma lite senare.
Som sagt, E2-plattformen levereras till partners med sikte på interoperabilitet med den befintliga N2-plattformen. För detta har Arm parat Cortex-A510 CPU, Arms lilla/högeffektiva Cortex CPU-kärna, och parat ihop det med CMN-700 mesh. Detta är avsett att ge serveroperatörer/leverantörer ytterligare flexibilitet genom att tillhandahålla en alternativ CPU-kärna till N2, samtidigt som de moderna I/O- och minnesfunktionerna hos Arm’s mesh erbjuds. För att understryka detta är E2-systemets bakplan till och med kompatibelt med N2-bakplanet.
Neoverse Next: Poseidon, N-Next och E-Next
Slutligen ger Arms tillkännagivande denna vecka en glimt av företagets framtida färdplan för alla tre Neoverse-plattformarna, där Arm, föga överraskande, arbetar med uppdaterade versioner av var och en av plattformarna.
Alla tre plattformarna kräver att lägga till PCIe 6-stöd samt CXL 3.0-stöd. Detta skulle komma från nästa iteration av Arms CMN-nätverk, som som Arm redan gör idag, delas mellan alla tre plattformarna.
Samtidigt är det intressant att se Poseidon-namnet återigen dyka upp i Arms färdplaner. Går tillbaka till Arm’s allra första Neoverse-färdplanen, Poseidon var namnet kopplat till Arms 5mn/2021-plattform, en plats som sedan dess tagits av N2 och V1/V2 i olika former. Eftersom V2 inte landar i hårdvaran förrän 2023, är Poseidon/V3 fortfarande år borta, men det finns sannolikt en viss betydelse för att Arm behåller kodnamnet (som ny mikroarkitektur).
Men först ut ur porten kommer N-Next-plattformen – den förmodade Neoverse N3. Med Neoverse N-plattformen en generation före resten (N2 tillkännagavs först 2020), kommer det att vara nästa plattform som ska uppdateras. N3 kommer att vara tillgänglig för partners 2023, med Arm som i stora drag framhåller generationsprestanda och effektivitetsförbättringar.
